加入收藏
设为首页
帮助中心
论坛首页
用户登录
|
用户注册
|
最新悬赏
|
最新贴子
|
会员中心
|
贴子搜索
|
网站地图
|
帮助中心
|
联系我们
站内搜索:
--所有类型--
悬赏
积分
--全部论坛分类--
设计方案征集与交流专区
工程师休憩园
版主交流区
热门消费电子产品
嵌入式系统/ARM技术
单片机
DSP 技术
EDA
模拟技术
电源技术
通信与网络
电子测量
PCB技术
资料专区
作者
主题
内容
现在位置 >
维库电子开发网论坛
>
设计方案征集与交流专区
> 求助:子模快连接后时序仿真的问题
帖子主题:
求助:子模快连接后时序仿真的问题
你还没有登录,无法发表回复,请首先
登录..
[注 册]
菜鸟
发表于:2008-5-21 14:20:00
楼主
级别:
积分:
1366分
注册:2007年11月07日
我想问下,为什么子模快时序仿真都正确,但是几个子模块连起来之后
时序
仿真
就不对了
土豆
发表于:2008-5-21 14:21:00
1 楼
级别:
积分:
848分
注册:2008年03月05日
建议查下验证子模块时的测试激励,由于子模块验证时测试激励是自己加的,而联调时该子模块的激励是其他模块产生的,可能是其他模块产生的时序和你自己加的时序不同造成的
放弃你真的让我迷惑! 可是不放弃我还能怎么样呢??
上一页
[1]
下一页
1
快速回复:
用户名:
密码:
注册新帐号?
上传图片格式(jpg/gif/png)和文件格式(rar/pdf)
网站简介s
-
广告服务
-
网站地图
-
帮助信息
-
联系方式
-
问题报告
Copyright 2007 - 2008 bbs.weeqoo.com
Powered By weeqoo Version 8.0.0
XML