FPGA最大的痛苦：
逻辑仿真无误，运行不稳定，总是要反复对可能有问题的地方优化。
曾经做了一个17位的加法计数器，从综合软件汇报的数据来看，延迟是可以接受的。但就是运行不正常，误码多。
最后不得不改用一种比较变态的方法，将延时控制在一个门延迟的量级。
要找逻辑分析仪吗？
我可以给大家介绍一款非常不错的逻辑分析仪。
有兴趣的可发邮件给我Email: wangzhuanqi@yahoo.cn 全天等候你的佳音
